ATXMEGA32D4-AU CI MCU 8/16BIT 32KB FLASH 44TQFP

Descripción

Los dispositivos AVR XMEGA D4 brindan las siguientes características: flash programable en el sistema con capacidades de lectura mientras escribe;EEPROM y SRAM internos;sistema de eventos de cuatro canales y controlador de interrupciones multinivel programable, 34 líneas de E/S de uso general, contador en tiempo real (RTC) de 16 bits;cuatro temporizadores/contadores flexibles de 16 bits con canales de comparación y PWM;dos USART;dos interfaces seriales de dos hilos (TWI);dos interfaces periféricas en serie (SPI);un ADC de doce canales y 12 bits con entrada diferencial opcional con ganancia programable;dos comparadores analógicos (AC) con modo ventana;temporizador de vigilancia programable con oscilador interno separado;osciladores internos precisos con PLL y prescaler;y detección de caída de tensión programable.La interfaz de programa y depuración (PDI), una interfaz rápida de dos pines para programación y depuración, está disponible.Los dispositivos XMEGA D4 tienen cinco modos de ahorro de energía seleccionables por software.El modo inactivo detiene la CPU mientras permite que la SRAM, el sistema de eventos, el controlador de interrupciones y todos los periféricos continúen funcionando.El modo de apagado guarda la SRAM y el contenido del registro, pero detiene los osciladores, deshabilitando todas las demás funciones hasta el siguiente TWI, interrupción por cambio de pin o reinicio.En el modo de ahorro de energía, el contador asíncrono en tiempo real continúa ejecutándose, lo que permite que la aplicación mantenga una base de temporizador mientras el resto del dispositivo está inactivo.En modo de espera, el oscilador de cristal externo sigue funcionando mientras el resto del dispositivo está inactivo.Esto permite un arranque muy rápido desde el cristal externo, combinado con un bajo consumo de energía.En el modo de espera extendido, tanto el oscilador principal como el temporizador asíncrono continúan funcionando.Para reducir aún más el consumo de energía, el reloj periférico de cada periférico individual se puede detener opcionalmente en modo activo y en modo inactivo de suspensión.